

晶片前瞻設計技術 7月場 工作坊



Cadence 益華電腦應用工程處處長

李宗穎 Scott Li

/時間/

112.07.20(四)
10:00-16:30

/對象/

大專校院師生、研究生、業界人士

/地點/

臺南成大會館3樓會議室A廳

/報名時間/

即日起至112.07.06(四)
限額30名

/地址/

臺南市東區大學路2號
(備有停車場)

(報名成功將以Email通知)



報名網址

<https://reurl.cc/94Xmoa>

時間	議程
9:30-10:00	報到
10:00-11:10	Tackling Advanced Analog FinFET Front-End Design Challenges with Better Methodologies _先進製程類比 FinFET 前端設計挑戰與解方
11:10-11:20	休息
11:20-12:30	Tackling Advanced Analog FinFET Back-End Layout Challenges with Better Methodologies _先進製程類比 FinFET 後端布局設計挑戰與解方
12:30-13:30	午餐
13:30-14:50	Tackling RF Design Challenges with Better Methodologies 採用更好的方法 應對射頻(RF)設計挑戰
14:50-15:00	休息
15:00-16:30	Tackling Photonics Design Challenges with Brand New Methodologies 以全新方法論 迎擊矽光子設計挑戰